本文由半導(dǎo)體產(chǎn)業(yè)縱橫（ID：ICVIEWS）綜合

先進(jìn)封裝正成為推動(dòng)市場(chǎng)擴(kuò)張的核心基石。

Yole Group 在其近期發(fā)布的《Status of the Advanced Packaging Industry 2025》年度報(bào)告中強(qiáng)調(diào)：先進(jìn)封裝正成為推動(dòng)市場(chǎng)擴(kuò)張的核心基石。

從2024年到2025年，先進(jìn)封裝市場(chǎng)在多個(gè)應(yīng)用領(lǐng)域進(jìn)一步鞏固了其戰(zhàn)略地位。曾經(jīng)僅應(yīng)用于特定高端產(chǎn)品，如今已成為消費(fèi)電子大規(guī)模應(yīng)用的支柱技術(shù)，同時(shí)也為 AR/VR、邊緣 AI、航空航天及國(guó)防等新興市場(chǎng)提供關(guān)鍵支撐。

圖片來源：《 Status of the Advanced Packaging Industry 2025》- Yole Group

與此同時(shí)，通信與基礎(chǔ)設(shè)施領(lǐng)域正經(jīng)歷前所未有的快速增長(zhǎng)，2024至2030年間增長(zhǎng)率達(dá)到 14.9%，成為所有細(xì)分市場(chǎng)中增速最快的領(lǐng)域。其背后動(dòng)力包括 AI 加速器、GPU、云與數(shù)據(jù)中心需求，以及 Chiplet 架構(gòu)的普及。隨著系統(tǒng)復(fù)雜性提升，CoWoS、SoIC、EMIB、I-Cube 與 3D 堆疊等先進(jìn)封裝技術(shù)，正提供超級(jí)基礎(chǔ)設(shè)施廠商所需的性能與集成度。

Yole Group 半導(dǎo)體封裝領(lǐng)域市場(chǎng)與技術(shù)高級(jí)分析師Bilal Hachemi 博士表示，“先進(jìn)封裝已經(jīng)鞏固了其在半導(dǎo)體價(jià)值鏈中的核心地位，不僅重塑了大眾市場(chǎng)，也深入滲透到高度敏感的應(yīng)用領(lǐng)域。其發(fā)展軌跡正反映出一個(gè)廣泛賦能多產(chǎn)業(yè)的技術(shù)組合?！?/p>

行業(yè)格局變化，下一步走向？

2024年先進(jìn)封裝廠商排名揭示了市場(chǎng)格局的深刻變化：IDM 廠商占據(jù)主導(dǎo)地位，其中包括英特爾、索尼、三星與SK海力士等；其次是 OSAT 廠商和晶圓代工企業(yè)，如臺(tái)積電。與此同時(shí)，存儲(chǔ)廠商的崛起以及企業(yè)多元化產(chǎn)品組合的策略也正在重塑全球前十格局。

分析師 Bilal Hachemi 指出：“我們正在見證先進(jìn)封裝新一輪發(fā)展周期的開啟。行業(yè)領(lǐng)導(dǎo)者通過重大投資與戰(zhàn)略聯(lián)盟重塑增長(zhǎng)路徑，覆蓋消費(fèi)電子、AI 與基礎(chǔ)設(shè)施等關(guān)鍵領(lǐng)域?！?/p>

合作已成為先進(jìn)封裝成功的關(guān)鍵因素之一：臺(tái)積電、日月光與 Amkor 之間的產(chǎn)能溢出合作，以及英特爾與 Amkor 在 EMIB 封裝組裝方面的協(xié)作，都表明共享式創(chuàng)新正成為行業(yè)常態(tài)。

同時(shí)，面對(duì)如 CPO（共封裝光學(xué)）等顛覆性技術(shù)的發(fā)展，強(qiáng)有力的協(xié)作機(jī)制對(duì)于突破材料與設(shè)備壁壘至關(guān)重要。

整體來看，先進(jìn)封裝供應(yīng)鏈正在朝著更加韌性強(qiáng)、區(qū)域本地化、垂直整合的生態(tài)系統(tǒng)演進(jìn)，以此減少對(duì)傳統(tǒng)全球化、大批量集中采購(gòu)模式的依賴。隨著營(yíng)收預(yù)計(jì)在 2030 年達(dá)到 794 億美元，先進(jìn)封裝技術(shù)已成為從智能手機(jī)到數(shù)據(jù)中心，從 AI 加速器到國(guó)防系統(tǒng)等各領(lǐng)域技術(shù)躍遷的關(guān)鍵支撐。

封裝結(jié)構(gòu)演進(jìn)路徑

根據(jù)華創(chuàng)證券發(fā)布的研究報(bào)告，近年來，先進(jìn)封裝的技術(shù)發(fā)展方向主要朝兩個(gè)領(lǐng)域發(fā)展。其一是制程上探，晶圓制程領(lǐng)域?qū)儆谝詥我还δ苄酒母呙芏然ヂ?lián)和電氣性能優(yōu)化為核心的同構(gòu)集成結(jié)構(gòu)。在晶圓級(jí)封裝(WLP)基礎(chǔ)上不斷發(fā)展，為了在更小的封裝面積下容納更多引腳，利用晶圓上制作凸點(diǎn)工藝(Bumping)、晶圓重構(gòu)工藝、硅通孔技術(shù)(TSV)、晶圓扇出技術(shù)(Fan-out)、晶圓扇入技術(shù)(Fan-in)等技術(shù)。

其二是系統(tǒng)下沉，集成模組領(lǐng)域，以系統(tǒng)級(jí)封裝(SiP)為代表，包括采用了FC、2.5D、3D等技術(shù)的系統(tǒng)級(jí)封裝產(chǎn)品，將以前分散貼裝在PCB板上的多種功能芯片集成為一顆芯片，壓縮模塊體積、縮短電氣連接距離以提升芯片系統(tǒng)功能，代表側(cè)重異構(gòu)集成的發(fā)展方向。

隨著芯片復(fù)雜性與成本壓力提升，Chiplet架構(gòu)逐漸成為異構(gòu)集成和系統(tǒng)級(jí)平臺(tái)化發(fā)展的關(guān)鍵方向。Chiplet是在多芯片模組(MCM)基礎(chǔ)上發(fā)展出的新型封裝架構(gòu)，將單一復(fù)雜芯片拆分為多個(gè)小型、獨(dú)立且可復(fù)用的芯粒單元，并利用 Flip-Chip、2.5D或 3D 等先進(jìn)封裝技術(shù)實(shí)現(xiàn)不同工藝、材料和功能芯片的靈活組合。

相比傳統(tǒng)單芯片SoC方案，Chiplel方案在良率、性能和成本方面優(yōu)勢(shì)明顯:一是小芯粒提升晶圓良率，降低生產(chǎn)風(fēng)險(xiǎn)；二是多芯片分布式架構(gòu)滿足高效能計(jì)算和擴(kuò)展需求；三是異構(gòu)芯片的靈活集成提升設(shè)計(jì)靈活性，有效控制成本。

Chiplet方案+CoWoS封裝，已成為高端算力芯片主流配置。Chiplet架構(gòu)以其靈活的異構(gòu)集成能力和系統(tǒng)擴(kuò)展性，逐漸成為高端算力芯片的主流方案。在實(shí)際落地過程中，以臺(tái)積電 CoWoS(Chip-on-Wafer-on-Substrate)為代表的 2.5D 封裝平臺(tái)，為多顆邏輯芯粒與高帶寬存儲(chǔ)之間的超高密度互聯(lián)提供了成熟的工藝路徑。據(jù)相關(guān)報(bào)道，當(dāng)前，英偉達(dá)、AMD等的先進(jìn)AI芯片均基于CoWoS平臺(tái)實(shí)現(xiàn)落地量產(chǎn)。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。